PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-176229

(43) Date of publication of application: 21.06.2002

(51)Int.CI.

H01S 5/40 H01S 5/022

(21)Application number: 2000-372827

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing: 07.12

07.12.2000 (72)Invento


(72)Inventor: KAWATSU YOSHIHEI

YAGI TETSUYA

(54) SEMICONDUCTOR LASER DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor laser device that can inhibit variation in the luminous point intervals of a plurality of semiconductor laser elements. SOLUTION: A 780 mm-LD 100 and a red LD 150 are formed. After that, contact layers 111 and 157 on each LD surface are directly bonded, thus allowing the luminous point intervals to approach within 10 nm. Additionally, the variation in the luminous point intervals depends only on the variation in the film thickness of a layer formed by the epitaxial growth, thus reducing the variation in the luminous point intervals.



\$150990999999	n Hillioth entales will.
1800 : 128.00 Et	.42 WWW.
16. 54. 64.4 k	113 1336 LEST 4 14
	33 3-2109 . TH
10X 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2	1.48 1 (1023 1)
ILL SELTITIONS	BUT COMP PLONGE
	and the state of the state of
10 670	103 548 /46-259
100 2507 5 7	3.2 . 227770
100 150	66 *138 = 9 *f5
110 - 22 - 24 - 24	124 - 214 32 - 214
116	357 1217 129 129

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-176229 (P2002-176229A)

(43)公開日 平成14年6月21日(2002.6.21)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H01S 5/40

5/022

H01S 5/40 5/022

5F073

審査請求 未請求 請求項の数7 OL (全 12 頁)

(21)出願番号

特顧2000-372827(P2000-372827)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(22) 出顧日 平成12年12月7日(2000.12.7)

(72)発明者 川津 善平

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 八木 哲哉

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100102439

弁理士 宮田 金雄 (外1名)

Fターム(参考) 5F073 AA53 AA74 AB06 AB15 CA05


CB02 DA05 DA22 FA13

(54) 【発明の名称】 半導体レーザ装置及びその製造方法

(57)【要約】

【課題】 複数の半導体レーザ素子の発光点間隔のばら つきを抑制可能な半導体レーザ装置を提供する。

【解決手段】 780nm-LD100及び赤色LD150をそれぞれ形成した後に、各LD表面のコンタクト層111及び157を直接接着したので、発光点間隔が10nm以内にまで近接できる。更に、この発光点間隔のばらつきが、エピタキシャル成長により形成された層の膜厚ばらつきにのみ依存するので、当該発光点間隔のばらつきを少なくすることも可能となる。



101: n型半導体基板 113: 780nm-LD用n電極 102: n型パッファ層 114: 赤色LD用 n 電極 103 : n型クラッド層 150: 赤色LD 104: 多重量子井戸活性層 151 : n型半導体基板 105 : p型第1クラッド層 152 : n型クラッド層 106: p型エッチングストッパ層 153 : 多重量子井戸活性層 107 : 窓領域 154: p型クラッド層 108: n型電流プロック層 155 : p型キャップ層 109: 保護層

110 : p型第2クラッド層 111 : p型コンタクト層

100 : 780nm LD

156: n型電流プロック層 157: p型コンタクト層

112: 共通P電極

【特許請求の範囲】

【請求項1】 それぞれ別個の半導体基板を有する複数 の半導体レーザ素子を備え、

当該複数の半導体レーザ素子は、互いにその半導体部分が向かい合うように接合されていることを特徴とする半 導体レーザ装置。

【請求項2】 複数の半導体レーザ素子それぞれの半導体部分が酸性溶液により親水化処理され、かつ当該親水化処理の施された半導体部分が互いに向かい合うように上記複数の半導体レーザ素子が貼り合わされたことで、上記複数の半導体レーザ素子が接合されていることを特徴とする請求項1記載の半導体レーザ装置。

【請求項3】 互いに向かい合う半導体部分は、そのいずれもが半導体レーザ素子を構成するコンタクト層であることを特徴とする請求項1記載の半導体レーザ装置。

【請求項4】 互いに向かい合う半導体部分は、その一つが半導体レーザ素子を構成するコンタクト層であり、他の一つが半導体レーザ素子を構成する半導体基板であることを特徴とする請求項1記載の半導体レーザ装置。

【請求項5】 それぞれ別個の半導体基板を有する複数 の半導体レーザ素子を備え、

当該複数の半導体レーザ素子は、ヒートシンク基板を挟んで接合されていることを特徴とする半導体レーザ装置。

【請求項6】 それぞれ別個の半導体基板を有する複数 の半導体レーザ素子を形成する工程と、

上記複数の半導体レーザ素子を互いにその半導体部分が 向かい合うように接合する工程とを含む半導体レーザ装 置の製造方法。

【請求項7】 複数の半導体レーザ素子を接合する工程は、上記複数の半導体レーザ素子それぞれの半導体部分を酸性溶液により親水化処理する工程と、上記親水化処理の施された半導体部分が互いに向かい合うように上記複数の半導体レーザ素子を貼り合わす工程とを含むことを特徴とする請求項6記載の半導体レーザ装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体レーザ装置及びその製造方法に関し、特に、複数のレーザ光を発振可能な半導体レーザ装置及びその製造方法に関するものである。

[0002]

【従来の技術】図11は、電子情報通信学会技報、ED99-197(1999)pp.41-46に示された、従来のモノリシック型半導体レーザ装置の要部断面図である。図において、501はn型GaAs基板、502はn型InGaAlPカラッド層、504はInGaAlPエッチングストッパ層、505はn型GaAs電流ブロ

ック層、506はp型InGaAlP第二クラッド層、507はp型InGaAlPキャップ層、508はp型GaAsコンタクト層、509は赤色レーザ活性層、510は780nmレーザ活性層、511は共通n電極、512は赤色レーザ用のp電極、513は780nmレーザ用のp電極、514は分離溝である。

【0003】この図に示されるように、従来の半導体レーザ装置においては、同一基板501上に780nmレーザと赤色レーザとが作り込まれている。このような従来のモノリシック型2波長レーザ装置は、異なる発振波長の半導体レーザを基板上に並列に実装したハイブリッド型2波長レーザ装置に比べて、発光点間隔及びそのぼらつきが小さくなるという特徴がある。

【0004】しかし、このようなモノリシック型2波長レーザ装置では、各レーザを独立に制御するために、図に示すような分離溝514を形成して各レーザを分離する必要がある。そして、この分離溝514の存在により、各レーザの発光点の間隔を狭くすることができない。又、その発光点間隔のばらつきは、ハイブリッド型に比較すると小さくできるが、フォトリソグラフィーの精度に依存するために、現在のところ5μm程度のばらつきを生じてしまう。

【0005】尚、上記文献のほかに、従来の2波長レーザ装置を示す文献として、特開平10-56230号公報、特開平11-112091号公報がある。

【0006】本発明は、以上のような問題点に鑑みてなされたものであり、複数の半導体レーザ素子の発光点間隔のばらつきを抑制可能な半導体レーザ装置を提供することを目的とするものである。

【0007】又、温度特性を良好にすることができる半 導体レーザ装置を提供することを目的とするものであ る。

[0008]

【課題を解決するための手段】この発明に係る半導体レーザ装置は、それぞれ別個の半導体基板を有する複数の半導体レーザ素子を備え、当該複数の半導体レーザ素子が、互いにその半導体部分が向かい合うように接合されているものである。

【0009】又、複数の半導体レーザ素子それぞれの半導体部分が酸性溶液により親水化処理され、かつ当該親水化処理の施された半導体部分が互いに向かい合うように上記複数の半導体レーザ素子が貼り合わされたことで、上記複数の半導体レーザ素子が接合されているものである。

【0010】又、互いに向かい合う半導体部分は、そのいずれもが半導体レーザ素子を構成するコンタクト層であるものである。

【0011】又、互いに向かい合う半導体部分は、その一つが半導体レーザ素子を構成するコンタクト層であり、他の一つが半導体レーザ素子を構成する半導体基板

であるものである。

【 O O 1 2 】 又、それぞれ別個の半導体基板を有する複数の半導体レーザ素子を備え、当該複数の半導体レーザ素子が、ヒートシンク基板を挟んで接合されているものである。

【0013】又、この発明に係る半導体レーザ装置の製造方法は、それぞれ別個の半導体基板を有する複数の半導体レーザ素子を形成する工程と、上記複数の半導体レーザ素子を互いにその半導体部分が向かい合うように接合する工程とを含むものである。

【0014】又、複数の半導体レーザ素子を接合する工程が、上記複数の半導体レーザ素子それぞれの半導体部分を酸性溶液により親水化処理する工程と、上記親水化処理の施された半導体部分が互いに向かい合うように上記複数の半導体レーザ素子を貼り合わす工程とを含むものである。

[0015]

【発明の実施の形態】実施が形態1. 図1は、本実施の 形態に係る半導体レーザ装置の構造を示す要部断面図で ある。図において、100は半導体レーザ素子である7 80 n m帯レーガダイオード(以下、「780 n m - L D」と呼ぶ)/、101はn型GaAs (100) 基板、 102はn型GaAsバッファ層、103はn型Al _{0.48}Ga_{0.52}Asクラッド層、104はAl_{0.35}Ga 0665 As/Al_{0.15} Ga_{0.85} As多重量子井戸活性層、 105はp型Al_{0.48}Ga_{0.52}As第一クラッド層、1 06はp型A10.2Ga0.8Asエッチングストッパー 層、107は窓領域、108はn型Alo.60Gao.40A s電流ブロック層、109はA1_{0.2}Ga_{0.8}As保護 - 層、110はp型Al_{0.48}Ga_{0.52}As第二クラッド 層、111はp型GaAsコンタクト層、112は共通 p電極、113は780nm-LD用のn電極である。 【0016】又、114は赤色LD用のn電極、150 は他の半導体レーザ素子である赤色レーザダイオード (以下、「赤色LD」と呼ぶ)、151はn型GaAs (100) 10° off基板、152はn型Al_{0.35}G a_{0.15} I n_{0.5}Pクラッド層、153はアンドープA1 _{0.15}G a_{0.35} I n_{0.5}P/Ga I n P多重量子井戸活性 層、154はp型Al_{0.35}Ga_{0.15}In_{0.5}Pクラッド 層、155はp型GaAsキャップ層、156はn型G aAsブロック層、157はp型GaAsコンタクト層 である。

【0017】この図に示されるように、本実施の形態に 係る半導体レーザ装置は、2個の半導体レーザ素子(7 80nm-LD100、赤色LD150)が直接に接着 され、一体化されているものである。

【0018】図2乃至図4は、本実施の形態に係る半導体レーザ装置の製造方法を示す要部断面図である。以下、図2乃至図4に従い、本実施の形態に係る半導体レーザ装置の製造方法を工程順に説明する。

【0019】まず、図2(a)に示すように、n型GaAs基板101の(100)面上にn型GaAsバッファ層102、n型A1_{0.48}Ga_{0.52}Asクラッド層103、A1_{0.35}Ga_{0.65}As/A1_{0.15}Ga_{0.85}As多重量子井戸活性層104、p型A1_{0.48}Ga_{0.52}As第一クラッド層105、p型A1_{0.2}Ga_{0.8}Asエッチングストッパー層106、n型A1_{0.60}Ga_{0.40}As電流ブロック層108、A1_{0.2}Ga_{0.8}As保護層109を順次MOCVD法により積層する。尚、ここで、MOCVD法の代わりに、MBE法等の他の成長方法を用いてもかまわない。

【0020】次に、図2(b)に示すように、上記のようにして得られたエピタキシャルウェハ上に、フォトリソグラフィー技術を用いてストライプ形状のフォトレジストパターン115を形成する。

【0021】その後、フォトレジストパターン115をエッチングマスクとして、 $A1_{0.2}$ Ga $_{0.8}$ As保護層109及びn型 $A1_{0.60}$ Ga $_{0.40}$ As電流ブロック層108を、p型 $A1_{0.2}$ Ga $_{0.8}$ Asエッチングストッパー層106に到達するまで、選択エッチング液を用いてエッチングする。

【0022】このエッチングの具体的な方法を以下に示す。まず、酒石酸又は硫酸等のA1Asに対して選択性のあまりないエッチャントを用いて、 $n型A1_{0.60}$ Ga $_{0.40}$ As電流ブロック層108の途中までエッチングを行う。

【0024】このようにして、図2(c)に示すように、電流チャネルとなる窓領域107を形成する。

【0025】次に、フォトレジストパターン115を除去し、図2(d)に示すように、p型A1_{0.48}Ga_{0.52}As第二クラッド層110及びp型GaAsコンタクト層111を順次積層する。

【0026】以上、図2(a)~(d)にて示した工程により、一方の半導体レーザ素子である780nm-LD100を形成する。

【0027】次に、以下図3(a)~(d)に示す工程により、他の一方の半導体レーザ素子である赤色LD150を形成する。

【0028】まず、図3 (a) に示すように、n型Ga As (100) 10° of f 基板151上に、n型Al のばらつきを抑制することができる。

【0085】又、この発明に係る半導体レーザ装置は、 それぞれ別個の半導体基板を有する複数の半導体レーザ 素子を備え、複数の半導体レーザ素子が、ヒートシンク 基板を挟んで接合されているので、温度特性を良好にす ることができる。

【0086】又、この発明に係る半導体レーザ装置の製造方法は、それぞれ別個の半導体基板を有する複数の半導体レーザ素子を形成する工程と、上記複数の半導体レーザ素子を互いにその半導体部分が向かい合うように接合する工程とを含むので、上記複数の半導体レーザ素子の発光点間隔のばらつきを抑制可能な半導体レーザ装置を得ることができる。

【0087】又、複数の半導体レーザ素子を接合する工程が、上記複数の半導体レーザ素子それぞれの半導体部分を酸性溶液により親水化処理する工程と、上記親水化処理の施された半導体部分が互いに向かい合うように上記複数の半導体レーザ素子を貼り合わす工程とを含むので、上記複数の半導体レーザ素子の発光点間隔のばらつきを抑制可能な半導体レーザ装置を得ることができる。

【図面の簡単な説明】

【図1】 この発明の実施の形態1に係る半導体レーザ 装置の構造を示す要部断面図である。

【図2】 この発明の実施の形態1に係る半導体レーザ装置の製造方法を示す要部断面図である。

【図3】 この発明の実施の形態1に係る半導体レーザ 装置の製造方法を示す要部断面図である。

【図4】 この発明の実施の形態1に係る半導体レーザ装置の製造方法を示す要部断面図である。

【図5】 この発明の実施の形態2に係る半導体レーザ装置の構造を示す要部断面図である。

【図6】 この発明の実施の形態2に係る半導体レーザ 装置の製造方法を示す要部断面図である。

【図7】 この発明の実施の形態3に係る半導体レーザ装置の構造を示す要部断面図である。

【図8】 この発明の実施の形態3に係る半導体レーザ 装置の製造方法を示す要部断面図である。

【図9】 この発明の実施の形態4に係る半導体レーザ装置の構造を示す要部断面図である。

【図10】 この発明の実施の形態4に係る半導体レーザ装置の製造方法を示す要部断面図である。

【図11】 従来の半導体レーザ装置の構造を示す要部 断面図である。

【符号の説明】

- 100 780nm-LD(半導体レーザ素子)、
- 101 n型GaAs(100)基板、
- 102 n型GaAsバッファ層、
- 103 n型Al_{0.48}Ga_{0.52}Asクラッド層、
- 104 Al_{0.35}Ga_{0.65}As/Al_{0.15}Ga_{0.85}As. 多重量子井戸活性層、

- 105 p型Al_{0.48}Ga_{0.52}As第一クラッド層、
- 106 p型Al_{0.2}Ga_{0.8}Asエッチングストッパー 層、
- 107 窓領域、
- 108 n型Al_{0.60}Ga_{0.40}As電流ブロック層、
- 109 Al_{0.2}Ga_{0.8}As保護層、
- 110 p型Al_{0.48}Ga_{0.52}As第二クラッド層、
- 111 p型GaAsコンタクト層、
- 112 共通p電極、
- 113 780nm-LD用のn電極、
- 114 赤色LD用の電極、
- 115 フォトレジストパターン、
- 150 赤色LD(半導体レーザ素子)、
- 151 n型GaAs (100) 10° of f基板、
- 152 n型Al_{0.35}Ga_{0.15}In_{0.5}Pクラッド層、
- 153 アンドープA l_{0.15} Ga_{0.35} I n_{0.5} P/Ga InP多重量子井戸活性層、
- 154 p型Al_{0.35}Ga_{0.15}In_{0.5}Pクラッド層、
- 155 p型GaAsキャップ層、
- 156 n型GaAsブロック層、
- 157 p型GaAsコンタクト層、
- 158 ストライプ状SiON膜、
- 200 780nm-LD (半導体レーザ素子)、
- 201 p型GaAs (100) 10° of f基板、
- 202 p型GaAsバッファ層、
- 203 p型Al_{0.48}Ga_{0.52}Asクラッド層、
- 204 Al_{0.35}Ga_{0.65}As/Al_{0.15}Ga_{0.85}As 多重量子井戸活性層、
- 205 n型Al_{0.48}Ga_{0.52}As第一クラッド層、
- 206 n型Al_{0.2}Ga_{0.8}Asエッチングストッパー 層、
- 207 p型Al_{0.60}Ga_{0.40}As電流ブロック層、
- 208 窓領域、
- 209 p型Al_{0.2}Ga_{0.8}As保護層、
- 210 n型Al_{0.48}Ga_{0.52}As第二クラッド層、
- 211 n型GaAsコンタクト層、
- 212 共通n電極、
- 213 780nm-LD用のp電極、
- 214 赤色LD用のp電極、
- 300 ヒートシンク基板、
- 312 共通n電極、
- 313 780nm-LD用のp電極、
- 314 赤色LD用のp電極、
- 412 共通p電極、
- 413 780nm-LD用のn電極、
- 414 赤色LD用のn電極、
- 501 n型GaAs基板、
- 502 n型InGaAlPクラッド層、
- 503 p型InGaAlP第一クラッド層、504
- InGaAlPエッチングストッパ層、

- 505 n型GaAs電流ブロック層、
- 506 p型InGaAlP第二クラッド層、
- 507 p型InGaAlPキャップ層、
- 508 p型GaAsコンタクト層、
- 509 赤色レーザ活性層、


100 : 780nm-LD

101 : n型半導体基板

L02 : n型パッファ層

- 510 780 nmレーザ活性層、
- 511 共通n電極、
- 512 赤色レーザ用のp電極、
- 780nmレーザ用のp電極、 513
- 514 分離溝。

【図1】



112 : 共通P電極 113: 780nm-LD用n電極 114: 赤色LD用n電極


103: n型クラッド層 150 : 赤色LD 104: 多重量子井戸活性層 151: n型半導体基板 l05 : p型第1クラッド層 152 : n型クラッド層 106 : p型エッチングストッパ層


153: 多重量子井戸活性層 107: 窓領域 164 : p型クラッド層 108: n型電流プロック層 155 : p型キャップ層 109 : 保護層 110: p型第2クラッド層 156: n型電流プロック層


111 : p型コンタクト層 157 : p型コンタクト層

【図2】


-108







【図5】



200 : 780nm-LD 208 : 密領域 201: p型半導体基板 202: p型パッファ層 209 : p型保護層 210: n型第2クラッド層 203: p型クラッド層 211 : n型コンタクト層 204: 多重量子井戸活性層 212 : 共通n電極 205 : n型第1クラッド層 206 : n型エッチングストッパ層


213 : 780nm-LD用p電極 214: 赤色LD用p電極 207 : p型電流プロック層


115: フォトレジストパターン


151 152 153 <u>150</u> 412 154 156 111 157 110 .109 300 108ء - 106 -- 105 100 -103 102 413 101

【図9】

412 : 共通p電極 413: 780nm-LD用n電板 414 : 赤色LD用n電極







【図10】

